74LS373芯片，当/OE端为低电平，LE端为高电平时，1D-8D端的数据可由1Q-8Q端锁存输出；
举一反三
- 74LS373锁存器的LE为高电平时，D与Q端的信号（） A: 完全相同 B: 彼此无关 C: Q端为电平改变前的D端信号 D: 受OE引脚控制
- 74HC573芯片的OE为使能端，当电平状态为（）时锁存器有效。 A: 高电平 B: 低电平 C: 高阻 D: 低阻
- 当异或门输入端同为高电平或低电平时,其输出为____电平;当同或门输入端同为高电平或低电平时,其输出为____电平。
- 输入电路由按键S1～S8、锁存器D1、门电路D3、D4、D5组成。当八路锁存器DM74S373N的LE端为时，锁存器输入端(Dl-D8)的电平能直接送到相应的输出端(Ql-Q8)，当LE端变为，锁存器封锁，即锁存器输入端的电平不能送到相应的输出端，各输出端保持封锁前的电平
- 一个D锁存器，当D = 1, 时钟端CLK为高电平时，此时输出端Q为（ ） A: 0 B: 1 C: 保持不变 D: 不允许