某边沿触发器如下图所示，给定输入波形，其中Preset端是异步置1端，Clear是异步清零端，均为低电平有效，关于该触发器下列给出的分析错误的是（ ）。[img=230x154]1802f854dd6f016.jpg[/img]
A: 输出波形：[img=508x219]1802f854ebefa93.jpg[/img]
B: CE作为数据选择器的选择控制端，用来决定D触发器的输入来源于哪里。
C: 该触发器是下降沿触发。
D: 当CE=0时，D=Q，时钟下降沿到来触发器执行保持功能。
E: 当CE=1时，[img=56x22]1802f854f444235.png[/img]，时钟下降沿到来触发器存入外界输入数据[img=27x22]1802f854fc8385e.png[/img]。
A: 输出波形：[img=508x219]1802f854ebefa93.jpg[/img]
B: CE作为数据选择器的选择控制端，用来决定D触发器的输入来源于哪里。
C: 该触发器是下降沿触发。
D: 当CE=0时，D=Q，时钟下降沿到来触发器执行保持功能。
E: 当CE=1时，[img=56x22]1802f854f444235.png[/img]，时钟下降沿到来触发器存入外界输入数据[img=27x22]1802f854fc8385e.png[/img]。
举一反三
- 某边沿触发器如下图所示，给定输入波形，其中Preset端是异步置1端，Clear是异步清零端，均为低电平有效，关于该触发器下列给出的分析错误的是（ ）。[img=230x154]18037864b3d3454.jpg[/img] A: 输出波形：[img=508x219]18037864c27a506.jpg[/img] B: CE作为数据选择器的选择控制端，用来决定D触发器的输入来源于哪里。 C: 该触发器是下降沿触发。 D: 当CE=0时，D=Q，时钟下降沿到来触发器执行保持功能。 E: 当CE=1时，[img=56x22]18037864cb5a479.png[/img]，时钟下降沿到来触发器存入外界输入数据[img=27x22]18037864d3b251f.png[/img]。
- 下图给出的是一个D触发器，ClrN是清零端，下面对于该触发器的分析存在错误的是（ ）。[img=250x119]1803023d9072aa3.jpg[/img] A: 输入输出波形：[img=398x222]1803023d9e58e1e.jpg[/img] B: 该触发器是同步清零方式。 C: 输入输出波形：[img=401x220]1803023dabf69f4.jpg[/img] D: 该触发器是异步清零方式。 E: 该触发器是上升沿触发。
- 下图给出的是一个D触发器，ClrN是清零端，下面对于该触发器的分析存在错误的是（ ）。[img=250x119]1802f8551fa0335.jpg[/img] A: 输入输出波形：[img=398x222]1802f8552e9078f.jpg[/img] B: 该触发器是同步清零方式。 C: 输入输出波形：[img=401x220]1802f8553c929bc.jpg[/img] D: 该触发器是异步清零方式。 E: 该触发器是上升沿触发。
- 如图所示触发器，属于（ ）的逻辑符号图[img=410x402]17da5b1dfd63f6f.png[/img] A: 上升沿触发的边沿D触发器 B: 下升沿触发的边沿D触发器 C: 门控D锁存器 D: 基本D锁存器
- 电路如下图所示，设触发器的初态均为“0”，边沿触发。给定触发器的输入波形，下面给出的结论错误的是（ ）。[img=470x193]18031eed3574774.jpg[/img][img=503x85]18031eed3ffc79d.jpg[/img] A: 输出端波形：[img=469x165]18031eed4a468ef.jpg[/img] B: 输出端波形：[img=469x165]18031eed562dca8.jpg[/img] C: 此电路是异步时序。 D: 清零端：[img=49x26]18031eed5e44f65.png[/img]