试用[tex=3.214x1.286]mVamKWiaA245Q60P1bFoOg==[/tex]设计一个分频电路，要求将[tex=2.929x1.286]xoc3QOtWZxdTE3bSoibkfA==[/tex]输入信号变为[tex=1.929x1.286]r3zpUEeSNFCPjz1YZcNJZw==[/tex]输出。
举一反三
- 试用[tex=3.214x1.286]mVamKWiaA245Q60P1bFoOg==[/tex]描述一个一位全加器电路。
- 试用[tex=3.214x1.286]mVamKWiaA245Q60P1bFoOg==[/tex]设计一个[tex=3.357x1.286]nPaGrxfaVDtnOtcP+/huFQ==[/tex]的十进制减法计数器。
- 用 JK 触发器设计一个 3 分频电路，要求输出信号的占空比为[tex=1.857x1.143]h6Cc5mNOSH3+sY8g6BljOw==[/tex]。画出逻辑图，说明其工作原理。
- 组合电路存 4 个输入 [tex=4.429x1.214]sgk8YheD9/uQ5MLwVNL7Vg==[/tex] 和一个输出 [tex=0.643x1.0]0WA5oCO54gKWR/jKi5M2Zw==[/tex] 。当下面三个条 件中任意一个成立时, 输出 [tex=0.643x1.0]0WA5oCO54gKWR/jKi5M2Zw==[/tex] 都等于[tex=1.071x1.0]mDbwYFxOUWdWC3HkTvGRzg==[/tex]（1）所有输入等于 1 ; （ 2 ） 没有一个输入等于 1 ；(3)奇数个 输入等于 1 。试设计该组合电路, 并用与非门实现。[img=194x419]17d28d213f18fbb.png[/img]
- 某电平异步时序电路有两个输入[tex=1.214x1.214]Eh13YTQY62V2jiw99mPjtA==[/tex]和[tex=1.214x1.214]CN6DjqLuf+rqHGJDNNgdBg==[/tex]和一个输出Z。当X2= 1时，Z总为0;当[tex=1.214x1.214]CN6DjqLuf+rqHGJDNNgdBg==[/tex]=0时， X的第一次从0 →1的跳变使Z变为1，该1输出信号-直保持到[tex=1.214x1.214]CN6DjqLuf+rqHGJDNNgdBg==[/tex]由0→1，才使Z为0。试用与非门实现该电路功能。