用 JK 触发器设计一个 3 分频电路，要求输出信号的占空比为[tex=1.857x1.143]h6Cc5mNOSH3+sY8g6BljOw==[/tex]。画出逻辑图，说明其工作原理。
举一反三
- 采用 D 触发器和尽量少的门电路设计一个串行数据检测器, 该电路具有 1 个数 据输入端 [tex=0.786x1.0]IcEjznW4B1Gh0c4+j1tgzg==[/tex] 和 1 个时钟端口, 1 个信号输出端 [tex=0.714x1.0]ChKQdga7yKrJLEJEOniotg==[/tex] 。当连续 3 个时钟触发时[tex=0.786x1.0]IcEjznW4B1Gh0c4+j1tgzg==[/tex] 都为 1 或都 为 0 , 则 [tex=0.643x1.0]YCoRr4qAgCeEeS2WGLmLzw==[/tex]输出高电平, 否则输出低电平。写出电路的转移/输出表, 画出逻辑电路图。 （10 分）六、利用集成二进制计数器 CT74163 和必要的门电路, 设计一个分频器。当输入 [tex=0.571x0.786]KGogyvwDAIJf/iL0H/9wjg==[/tex] 为 [tex=1.714x1.0]+3/Sgj4OTITRlMCHmvwEfg==[/tex]方波时, 输出 [tex=0.643x1.0]2j31+1cPLftuhfXBaa4fpA==[/tex] 为 [tex=2.214x1.0]+7nm0sJZIVK8Mqr3gkzD6ofvY+QFI/Rfw9Dlo1W0HAE=[/tex]方波 (占空比为 1 )。要求采用模 10 计数器和模 6 计数器串联 设计。画出整个电路的逻辑电路连接图, 并做出每一个 CT74163 器件的状态转移图。CT74163 的逻辑符号如图 10.106所示。(15 分)[img=785x356]17d31f3895abcc2.png[/img]
- 用上升沿触发的JK触发器设计一个带有进位输出端，并以自然二进制顺序计数的6进制计数器。要求画出电路图。
- 设计一个组合逻辑电路，电路有两个输出, 其输入为[tex=4.357x1.0]SGeA1SFjV+WoCPDGzBFkwQ==[/tex]码。当输入所 表示的十进制数为 2、4、6、8 时, 输出[tex=2.714x1.0]9mt7DGjLVPrmGAH2beP3Rg==[/tex]; 当输入数 [tex=1.571x1.143]/ZZqb2UavqCa+84rehjjAQ==[/tex] 时, 输出[tex=2.429x1.0]/WKgK4mGhtRDtkryWa5wmw==[/tex]。 试用与非门实现电路并画出逻辑图。
- 试用[tex=3.214x1.286]mVamKWiaA245Q60P1bFoOg==[/tex]设计一个分频电路，要求将[tex=2.929x1.286]xoc3QOtWZxdTE3bSoibkfA==[/tex]输入信号变为[tex=1.929x1.286]r3zpUEeSNFCPjz1YZcNJZw==[/tex]输出。
- 使用上升沿触发的D触发器设计单路脉冲信号8分频电路,画出设计电路图，并画出脉冲输入CP与输出端的波形关系