读下面程序,该程序描述的是 ( ) 。module async_rddf(Clk, D,Q,Qb); input Clk, D;output reg Q,Qb;always @(posedge Clk)begin Q<=D;Qb<=~D;end endmodule
A: 高电平敏感的D锁存器
B: 低电平触发的D锁存器
C: 上升沿触发的D触发器
D: 下降沿触发的D触发器
A: 高电平敏感的D锁存器
B: 低电平触发的D锁存器
C: 上升沿触发的D触发器
D: 下降沿触发的D触发器
举一反三
- 下面程序描述上升沿触发的D触发器,请将程序补充完整。 module DFFl (ClK, D,Q) ; output Q ; input ClK , D ; reg Q ; always @ ( ( ) CLK) Q <= D ;Endmodule A: reg B: posedge C: negedge D: always
- 下边程序实现上升沿触发的D触发器的功能,请在括号处将程序补充完整。( )module DFFl (ClK, D,Q) ; output Q ; input ClK , D ; ( ); always @ (posedge ClK) Q <= D ;endmodule A: reg Q B: posedge D C: posedge Q D: reg D
- 下边程序实现上升沿触发的D触发器的功能,请在括号处将程序补充完整。( )module DFFl (ClK, D,Q) ; output Q ; input ClK , D ; ( ); always @ (posedge ClK) Q <;= D ;endmodule A: reg Q B: posedge D C: posedge Q D: reg D
- 下面程序实现了上升沿触发的 D 触发器的功能,请在括号处将程序补充完整。( )module DFFl (ClK, D,Q) ; output Q ; input ClK , D ; ( ); always @ (posedge ClK) Q <;= D ;endmodule A: reg Q B: posedge D C: posedge Q D: reg D
- 基本锁存器module LATCH1(CLK,D,Q);output Q ; input CLK,D;reg Q;always @(D or ____) if(CLK) Q <= D;endmodule空格处应该填入: A: 1 B: 0 C: Q D: CLK