根据下面的[tex=3.357x1.286]XdMG4B7+hVw4sZmeQxfxxg==[/tex]描述,画出数字电路的逻辑图,写出逻辑电路的输出表达式。module Circuit_A( AgtB,AltB , AeqB ,A,B); input[ 1 :0]A,B; output AgtB ,AltB , AeqB; Wire : w1 , W2, w3 , w4 , W5 , W6 , w7; nor( AgtB , AltB,AeqB); or( AltB, w1 , w2 , w3 ) ; and( AeqB , w4 , w5) , ( wl , w6,B[ 1 ] ), ( w2 , w6 , w7 ,B[O]), ( w3 , w7 ,B[ 1],B[0]); not( w6 ,A[ 1 ] ), ( w7 ,A[0]); xnor( w4,A[1],B[ 1]); xnor( w5 ,A[0],B[O]);endmodule
根据下面的[tex=3.357x1.286]XdMG4B7+hVw4sZmeQxfxxg==[/tex]描述,画出数字电路的逻辑图,写出逻辑电路的输出表达式。module Circuit_A( AgtB,AltB , AeqB ,A,B); input[ 1 :0]A,B; output AgtB ,AltB , AeqB; Wire : w1 , W2, w3 , w4 , W5 , W6 , w7; nor( AgtB , AltB,AeqB); or( AltB, w1 , w2 , w3 ) ; and( AeqB , w4 , w5) , ( wl , w6,B[ 1 ] ), ( w2 , w6 , w7 ,B[O]), ( w3 , w7 ,B[ 1],B[0]); not( w6 ,A[ 1 ] ), ( w7 ,A[0]); xnor( w4,A[1],B[ 1]); xnor( w5 ,A[0],B[O]);endmodule
1