下列是基于过程块的组合逻辑建模的代码，设计正确的是（ ） A: reg y;reg a,b,clear;...always@* if(clear) y=1'b0;always@* y=a & b; B: always@* if (clear) y=1'b0; else y=a&b; C: always@(a) y=a & b; D: reg [1:0] s;...case(s) 2'b00:y=1'b1; 2'b10:y=1'b0; 2'b11:y=1'b1;endcase

若有定义reg[3:0] a; a = 4’ b1001，则 a << 2 = ，a >> 2 =

以下赋值指令写法正确的是( )。 A: eg1==reg2 B: eg1=reg2 C: eg1:=reg2 D: eg1!=reg2 参考答案:C 98.以下程序“reg1:=2;FOR i FROM 1 to 3 STEP 2 DO reg1:=reg1+2; ENDFOR” 的执行结果 reg1 为( )。<br>2 4 6 8

下列Moore型状态机采用Verilog语言说明部分正确的是： A: parameter [2:0] s0=0, s1=1,s2=2,s3=3,s4=4;reg [2:0] current_state, next_state; B: parameter [1:0] s0=0, s1=1,s2=2,s3=3,s4=4;reg [1:0] current_state, next_state; C: TYPE FSM_ST IS (s0, s1,s2,s3,s4); SIGNAL current_state, next_state: FSM_ST; D: typedef enum {s0, s1,s2,s3,s4} type_user;type_user current_state, next_state

2、绘制矩形的快捷键为： 、绘制多边形的快捷键为： ？ A: REC；POL B: REC；PAL C: REG；POL D: REG；PAL

中国大学MOOC: 假定Reg A中初始值位50，执行如下程序后，Reg A 和Reg B的值是( )（答案请用两个空格隔开）Reg A <=125;Reg B<=Reg A

4选1数据选择器的代码如下：module mux_41( input &#91;3:0&#93; data, input &#91;1:0&#93; s. output reg y ); always @ * begin _______ 2'b00: y = data&#91;0&#93;;2'b01: y = data&#91;1&#93;; 2'b10: y = data&#91;2&#93;; 2'b11: y = data&#91;3&#93;; endcase endendmodule

下面定义文本外观属性正确的是？ A: reg(255,255,255) B: rgb(256,256,256) C: rgb(114,114,114) D: rgb(-2,-2,-2)

指出下面信号的最高位和最低位。reg &#91;1:0&#93; SEL

verilogHDL中 reg[n-1:0] mema；与 reg mema [n-1:0] ；两个语句是相同的，都是定义了reg型变量mema。