中国大学MOOC: 假定Reg A中初始值位50，执行如下程序后，Reg A 和Reg B的值是( )（答案请用两个空格隔开）Reg A <=125;Reg B<=Reg A

下列是基于过程块的组合逻辑建模的代码，设计正确的是（ ） A: reg y;reg a,b,clear;...always@* if(clear) y=1'b0;always@* y=a & b; B: always@* if (clear) y=1'b0; else y=a&b; C: always@(a) y=a & b; D: reg [1:0] s;...case(s) 2'b00:y=1'b1; 2'b10:y=1'b0; 2'b11:y=1'b1;endcase

以下赋值指令写法正确的是（）。 A: A.reg1==reg2 B: B.reg1=reg2 C: C.reg1:=reg2 D: D.reg1!=reg2

指出下面信号的最高位和最低位。reg &#91;1:0&#93; SEL

以下不能用于判断字符串str是否符合正则reg的语句是 A: !!reg.test(str) B: !!reg.exec(str) C: !!str.match(reg) D: !!str.contains(reg)

下列标识符中,哪个是合法的标识符: A: $Not_Ack B: REG C: fsm-led D: reg

在一个Filter中，处理filter的业务的是（）方法 A: dealFilter（ServletRequest reg，ServletResponse res，FilterChain chain） B: dealFilter（ServletRequest reg，ServletResponse res） C: doFilter（ServletRequest reg，ServletResponse res，FilterChain chain） D: doFilter（ServletRequest reg，ServletResponse res）

verilogHDL中 reg[n-1:0] mema；与 reg mema [n-1:0] ；两个语句是相同的，都是定义了reg型变量mema。

在SDH链状传输网络中，所谓再生段不是指（）。 A: TM与REG之间的段落 B: REG与REG之间的段落 C: REG与ADM之间的段落 D: ADM与TM之间的段落

在Verilog中，如果在过程语句中给某个信号赋值，则该信号必须定义成（）型变量。 A: input reg B: output C: reg D: output reg