若有定义reg[3:0] a; a = 4’ b1001，则 a << 2 = ，a >> 2 =

中国大学MOOC: 假定Reg A中初始值位50，执行如下程序后，Reg A 和Reg B的值是( )（答案请用两个空格隔开）Reg A <=125;Reg B<=Reg A

下列数组描述中不正确的代码是 （ ） A: Integer a [3:0] ； B: reg b [8:0]； C: integer c[4:0][0:63]； D: reg[8*8] d

下列是基于过程块的组合逻辑建模的代码，设计正确的是（ ） A: reg y;reg a,b,clear;...always@* if(clear) y=1'b0;always@* y=a & b; B: always@* if (clear) y=1'b0; else y=a&b; C: always@(a) y=a & b; D: reg [1:0] s;...case(s) 2'b00:y=1'b1; 2'b10:y=1'b0; 2'b11:y=1'b1;endcase

下列Moore型状态机采用Verilog语言说明部分正确的是： A: parameter [2:0] s0=0, s1=1,s2=2,s3=3,s4=4;reg [2:0] current_state, next_state; B: parameter [1:0] s0=0, s1=1,s2=2,s3=3,s4=4;reg [1:0] current_state, next_state; C: TYPE FSM_ST IS (s0, s1,s2,s3,s4); SIGNAL current_state, next_state: FSM_ST; D: typedef enum {s0, s1,s2,s3,s4} type_user;type_user current_state, next_state

下列数组描述中不正确的代码是（）。 A: integercou[7:0]; B: regbool[16:0]; C: integermat[4:0][0:127]; D: reg[8*8:1]carray_value;

指出下面信号的最高位和最低位。reg &#91;1:0&#93; SEL

verilogHDL中 reg[n-1:0] mema；与 reg mema [n-1:0] ；两个语句是相同的，都是定义了reg型变量mema。

以下不能用于判断字符串str是否符合正则reg的语句是 A: !!reg.test(str) B: !!reg.exec(str) C: !!str.match(reg) D: !!str.contains(reg)

【判断题】一个CCE包括9个REG,1个REG包括4个频域上连续的RE