图题6.7.1(a)是一个两位数值比较器逻辑框图,它由图题6.7.1(b)所示的两个一位数值比较器和一些逻辑门构成,试使用自底向上的分层次设计方法设计该比较器。要求如下:(1)首先根据图题6.7.1(b)对1位数值比较器的行为进行描述，接着用Quartus II软件对该模块进行逻辑功能仿真,并给出仿真波形;(2)然后实例引用上面设计的1位比较器模块和基本门级元件,完成两位数值比较器的建模;(3)最后用QuartusI软件对整个电路进行逻辑功能仿真,并给出仿真波形。[img=938x364]17a13d91c24c6c7.png[/img]