图为TTL逻辑门，其输出Y为 。
举一反三
- 图为TTL逻辑门，其输出Y为 。08eec47a75af7744821451ea95c00139.PNG
- 下图为TTL逻辑门，其输出Y为（）。 A: 0 B: 1 C: D:
- 下图为TTL逻辑门，其输出Y为（） A: A B: B C: C D: D
- 图为TTL逻辑门,其输出Y为 。[img=113x103]17e0bd124737d46.png[/img] 未知类型：{'options': ['', ' [img=60x34]17e0bd1261bb1df.png[/img]', ' [img=69x38]17e0bd126d98f86.png[/img]', ' [img=29x34]17e0bd1279ecdbe.png[/img]'], 'type': 102}
- TTL基本逻辑门演示实验中，用 器件来显示输出状态，其 表示输出为高电平， 表示输出为低电平。______ ______ ______