为保证使能端E高电平有效的D锁存器置1，应使E=（），D=（）
举一反三
- 74HC573芯片的OE为使能端，当电平状态为（）时锁存器有效。 A: 高电平 B: 低电平 C: 高阻 D: 低阻
- 中国大学MOOC: 74HC573芯片的OE为使能端，当电平状态为（）时锁存器有效。
- 输入端RD端、SD端是高电平时被置0和置1的SR锁存器，叫做（ ）有效。
- 带使能的D锁存器变成同步时钟锁存器，实际就是将使能信号E，接上（ ）。 A: 复位信号 B: 时钟信号 C: 高电平 D: 低电平
- 图示SR锁存器为（ ）的SR锁存器。[img=125x87]18031b258a6615d.png[/img] A: 使能信号[img=14x22]18031b259347ec1.png[/img]低电平有效，输入信号S、R高电平有效 B: 使能信号[img=14x22]18031b259347ec1.png[/img]高电平有效，输入信号S、R高电平有效 C: 使能信号[img=14x22]18031b259347ec1.png[/img]低电平有效，输入信号S、R低电平有效 D: 使能信号[img=14x22]18031b259347ec1.png[/img]无效，输入信号S、R高电平有效