设计一组合数字电路, 输入为四位二进制码 [tex=4.714x1.214]LFDB4RAENC3Rt/f1PuMEqzAxO62G6vwsahUWwgTm32g=[/tex]当 [tex=4.5x1.214]LFDB4RAENC3Rt/f1PuMEqzL48lCPm1OGPcHdqU+hozY=[/tex] 是 BCD8421 码时输出 [tex=2.143x1.214]Fu5qN5TZKsBKASTiipHu6Q==[/tex]否则[tex=1.929x1.0]lmYQbGR1AoXErAfJqRUqGw==[/tex] 。要求列出真值表,写出与或非型表达式,用集电极开路门实现。
举一反三
- 设计一个 4 输入检测电路,输入信号[tex=6.071x1.286]GGae5itii6qpe7CfSZijfrrqVy98mtYixBRaUjoMT1E=[/tex] 为 BCD8421 码, 当输人的 BCD8421 码可以同时被 2 和 3 整除时,输出为 1 。要求:1. 列真值表;2. 写出输出[tex=0.643x1.0]jDVSpgNhHe+VJmgvx3gg1Q==[/tex] 的最简与或式:3. 画逻辑电路图,要求用与非门实现该电路的逻辑功能。
- 设计一个奇偶校验电路，当 4 个输入逻辑变量 [tex=0.786x1.0]kEam2pLJe4uAYVdcny2W5g==[/tex] 、[tex=0.786x1.0]ri6gmnf1+J9dGqG5/1sV6A==[/tex]、[tex=0.714x1.0]J/aA9EEo0KmJFnWWfX7LmQ==[/tex]、[tex=0.857x1.0]nFZS78e5wCWJ2ZClZqqa4Q==[/tex] 中有奇数个 "1" 时，输出为 1, 否则输出为 [tex=0.643x1.0]zF4Kx5he5zAWuyWsMZMVhw==[/tex] 。
- 若:(1)函数 f(x)在点[tex=3.714x1.357]7VByCIzkNySq3s2l9I6f5zccNJDeV+6SQrVr3iwjgB0=[/tex]有导数,而函数g(x)在点[tex=2.286x1.0]DSJKaWfJALImFxxTg/8qhA==[/tex]没有导数;(2)函数f(x)在点[tex=3.714x1.357]7VByCIzkNySq3s2l9I6f5zccNJDeV+6SQrVr3iwjgB0=[/tex]没有导数,而函数g(x)在点[tex=2.286x1.0]DSJKaWfJALImFxxTg/8qhA==[/tex]有导数;(3)函数f(x)在点[tex=3.714x1.357]7VByCIzkNySq3s2l9I6f5zccNJDeV+6SQrVr3iwjgB0=[/tex]没有导数及函数g(x)在点[tex=2.286x1.0]DSJKaWfJALImFxxTg/8qhA==[/tex]没有导数,则函数[tex=5.643x1.357]GmtX7Vop79exGU/rpqXUYw==[/tex]在已知点[tex=2.286x1.0]DSJKaWfJALImFxxTg/8qhA==[/tex]的可微性怎样?
- 某组合电路的输入[tex=1.214x1.0]J1nFGOg1dxuMTkVANmry+g==[/tex]利输出[tex=0.643x1.0]jDVSpgNhHe+VJmgvx3gg1Q==[/tex]均为三位二进制数。当 [tex=2.714x1.071]7sb+jFOygLceGWrwlxZ45Q==[/tex]时, [tex=1.929x1.0]ebYdLVslVpPZa8fPZvS+/g==[/tex]; 当[tex=4.5x1.143]tXOmxuvAcaiMnJm5aDHsYL+SeepsF7kF3/P/j3zt/7I=[/tex] 时, [tex=4.071x1.143]RqcgKx/QaJXw/fuQm4fVjA==[/tex] ；当 [tex=2.714x1.071]v+QcKfYai3GueZKxwKu9tg==[/tex]时， [tex=2.429x1.0]lmYQbGR1AoXErAfJqRUqGw==[/tex]。试用一片[tex=2.286x1.143]JV7EbLyGYm/OK2nio3ULlA==[/tex]译码器和少量逻辑门实现该 电路.
- 组合电路有四个输入[tex=6.071x1.286]GZbiT2P8T8KVyVUEWQpYyjIiVTkGekbnZrmhPI/Gp54=[/tex]和一个输出[tex=0.643x1.0]O+viFNA0oHTwnBtQyi80Zw==[/tex]。当满足下面三个条件中任一个时，输出[tex=0.643x1.0]O+viFNA0oHTwnBtQyi80Zw==[/tex]都等于1:(1)所有输入都等于1;(2)没有一个输入等于1;(3）奇数个输入等于1。写出输出[tex=0.643x1.0]O+viFNA0oHTwnBtQyi80Zw==[/tex]的最简与或表达式。