举一反三
- 组合电路存 4 个输入 [tex=4.429x1.214]sgk8YheD9/uQ5MLwVNL7Vg==[/tex] 和一个输出 [tex=0.643x1.0]0WA5oCO54gKWR/jKi5M2Zw==[/tex] 。当下面三个条 件中任意一个成立时, 输出 [tex=0.643x1.0]0WA5oCO54gKWR/jKi5M2Zw==[/tex] 都等于[tex=1.071x1.0]mDbwYFxOUWdWC3HkTvGRzg==[/tex](1)所有输入等于 1 ; ( 2 ) 没有一个输入等于 1 ;(3)奇数个 输入等于 1 。试设计该组合电路, 并用与非门实现。[img=194x419]17d28d213f18fbb.png[/img]
- 设计一个奇偶校验电路,当 4 个输入逻辑变量 [tex=0.786x1.0]kEam2pLJe4uAYVdcny2W5g==[/tex] 、[tex=0.786x1.0]ri6gmnf1+J9dGqG5/1sV6A==[/tex]、[tex=0.714x1.0]J/aA9EEo0KmJFnWWfX7LmQ==[/tex]、[tex=0.857x1.0]nFZS78e5wCWJ2ZClZqqa4Q==[/tex] 中有奇数个 "1" 时,输出为 1, 否则输出为 [tex=0.643x1.0]zF4Kx5he5zAWuyWsMZMVhw==[/tex] 。
- 列出以下问题的真值表,并写出逻辑表达式:有[tex=2.286x1.214]OWpv1tdQW/hImwXsyKdz1g==[/tex] ,2个输入信号,当3个输入信号出现奇数个1时,输出[tex=0.643x1.0]J+LW/0i6Fe+lWEmBUgT8zg==[/tex]为1,其余情况下,输出[tex=0.643x1.0]J+LW/0i6Fe+lWEmBUgT8zg==[/tex]为0
- 在图P3.3(a)所示[tex=1.857x1.0]w7qLY+agLs0VWoyuQOyiQA==[/tex]门电路中,已知输入[tex=3.143x1.214]oFObQtwM9vyjjWL7fjyhww==[/tex]的波形如图P3.3(b)所示,试画出输出[tex=0.643x1.0]O+viFNA0oHTwnBtQyi80Zw==[/tex]的波形,并写出输出[tex=0.643x1.0]O+viFNA0oHTwnBtQyi80Zw==[/tex]的逻辑表达式。[img=606x244]17add7f2fc522db.png[/img]
- 某逻辑电路有三个输入端[tex=3.143x1.214]AzD8UYoy+kTlHC4wZn4aJg==[/tex], 当输入信号中有奇数个 1 时, 输出为 1 , 否则输出 为 0, 试列出此逻辑电路的真值表, 写出芬逻辑函数 [tex=0.643x1.0]0WA5oCO54gKWR/jKi5M2Zw==[/tex]的逻辑表达式。
内容
- 0
设随机变量[tex=0.857x1.0]N7iCrOsS+NNEUUlnsYCi1g==[/tex]和[tex=0.643x1.0]O+viFNA0oHTwnBtQyi80Zw==[/tex]在圆域[tex=4.5x1.429]ptnhK+BqPbYzfoYOryGrkA==[/tex]上服从均匀分布(1)求[tex=0.857x1.0]N7iCrOsS+NNEUUlnsYCi1g==[/tex]和[tex=0.643x1.0]O+viFNA0oHTwnBtQyi80Zw==[/tex]的相关系数[tex=0.571x1.0]BMX8X5xI0h1MuijqrEhCyw==[/tex];(2)问[tex=0.857x1.0]N7iCrOsS+NNEUUlnsYCi1g==[/tex]和[tex=0.643x1.0]O+viFNA0oHTwnBtQyi80Zw==[/tex]是否独立.
- 1
某逻辑电路有 [tex=3.143x1.214]AzD8UYoy+kTlHC4wZn4aJg==[/tex] 共 [tex=0.5x1.0]/BQKP5E8YnupUQ2sDg7w1Q==[/tex] 个输入端,一个输出端 [tex=0.643x1.0]0WA5oCO54gKWR/jKi5M2Zw==[/tex] ,当输入信号中有奇数个 [tex=0.5x1.0]oYgVDn+QZqcDCRxqEZwM2A==[/tex] 时,输出 [tex=0.643x1.0]0WA5oCO54gKWR/jKi5M2Zw==[/tex] 为 [tex=0.5x1.0]oYgVDn+QZqcDCRxqEZwM2A==[/tex] , 否则输出 [tex=0.643x1.0]0WA5oCO54gKWR/jKi5M2Zw==[/tex] 为 [tex=0.5x1.0]Sc0he7miKB3YF9rgXf2dDw==[/tex] 。试列出此逻辑函数的真值表,写出其逻辑函数表达式,并画出逻辑图。
- 2
用 8 选 1 数据选择器 74LS151 设计一个组合电路。该电路有 3 个输入[tex=4.286x1.286]FT+5gfnxggNH4Wev78eIdw==[/tex]和一个工作模式控制变量[tex=1.071x1.286]/vZEgalrrOYkhzS9SMg+fg==[/tex],当[tex=2.857x1.286]NsdAKfUlQ4BF7hgMCUsrZw==[/tex]时,电路实现“意见一致”功能([tex=4.286x1.286]FT+5gfnxggNH4Wev78eIdw==[/tex]状态一致时输出为 1,否则输出为 0),而[tex=2.786x1.286]2Yzyp7YsvG73EtcVQ9NI3A==[/tex]时,电路实现“多数表决”功能,即输出与[tex=4.286x1.286]FT+5gfnxggNH4Wev78eIdw==[/tex]中多数的状态一致。
- 3
采用 D 触发器和尽量少的门电路设计一个串行数据检测器, 该电路具有 1 个数 据输入端 [tex=0.786x1.0]IcEjznW4B1Gh0c4+j1tgzg==[/tex] 和 1 个时钟端口, 1 个信号输出端 [tex=0.714x1.0]ChKQdga7yKrJLEJEOniotg==[/tex] 。当连续 3 个时钟触发时[tex=0.786x1.0]IcEjznW4B1Gh0c4+j1tgzg==[/tex] 都为 1 或都 为 0 , 则 [tex=0.643x1.0]YCoRr4qAgCeEeS2WGLmLzw==[/tex]输出高电平, 否则输出低电平。写出电路的转移/输出表, 画出逻辑电路图。 (10 分)六、利用集成二进制计数器 CT74163 和必要的门电路, 设计一个分频器。当输入 [tex=0.571x0.786]KGogyvwDAIJf/iL0H/9wjg==[/tex] 为 [tex=1.714x1.0]+3/Sgj4OTITRlMCHmvwEfg==[/tex]方波时, 输出 [tex=0.643x1.0]2j31+1cPLftuhfXBaa4fpA==[/tex] 为 [tex=2.214x1.0]+7nm0sJZIVK8Mqr3gkzD6ofvY+QFI/Rfw9Dlo1W0HAE=[/tex]方波 (占空比为 1 )。要求采用模 10 计数器和模 6 计数器串联 设计。画出整个电路的逻辑电路连接图, 并做出每一个 CT74163 器件的状态转移图。CT74163 的逻辑符号如图 10.106所示。(15 分)[img=785x356]17d31f3895abcc2.png[/img]
- 4
设二维离散随机变量[tex=2.5x1.357]PWg5V4GQQafckGNgbx6gmw==[/tex]的可能值为(0, 0),(−1, 1),(−1, 2),(1, 0),且取这些值的概率依次为1/6, 1/3, 1/12, 5/12,试求[tex=0.857x1.0]N7iCrOsS+NNEUUlnsYCi1g==[/tex]与[tex=0.643x1.0]O+viFNA0oHTwnBtQyi80Zw==[/tex] 各自的边际分布列.