采用JK触发器设计一个串行数据检测器，要求：连续输入三个或三个以上的1时输出为1，其它输入情况下输出为0。要求如下：（1）画出状态图，状态表；（2）写出激励函数和输出函数表达式；（3）设计电路图，并检查能否自启动。
举一反三
- 用JK触发器设计一个串行数据检测电路，当输入数据序列为 101 时，输出为1；其他情况下输出为0
- 采用 D 触发器和尽量少的门电路设计一个串行数据检测器, 该电路具有 1 个数 据输入端 [tex=0.786x1.0]IcEjznW4B1Gh0c4+j1tgzg==[/tex] 和 1 个时钟端口, 1 个信号输出端 [tex=0.714x1.0]ChKQdga7yKrJLEJEOniotg==[/tex] 。当连续 3 个时钟触发时[tex=0.786x1.0]IcEjznW4B1Gh0c4+j1tgzg==[/tex] 都为 1 或都 为 0 , 则 [tex=0.643x1.0]YCoRr4qAgCeEeS2WGLmLzw==[/tex]输出高电平, 否则输出低电平。写出电路的转移/输出表, 画出逻辑电路图。 （10 分）六、利用集成二进制计数器 CT74163 和必要的门电路, 设计一个分频器。当输入 [tex=0.571x0.786]KGogyvwDAIJf/iL0H/9wjg==[/tex] 为 [tex=1.714x1.0]+3/Sgj4OTITRlMCHmvwEfg==[/tex]方波时, 输出 [tex=0.643x1.0]2j31+1cPLftuhfXBaa4fpA==[/tex] 为 [tex=2.214x1.0]+7nm0sJZIVK8Mqr3gkzD6ofvY+QFI/Rfw9Dlo1W0HAE=[/tex]方波 (占空比为 1 )。要求采用模 10 计数器和模 6 计数器串联 设计。画出整个电路的逻辑电路连接图, 并做出每一个 CT74163 器件的状态转移图。CT74163 的逻辑符号如图 10.106所示。(15 分)[img=785x356]17d31f3895abcc2.png[/img]
- 中国大学MOOC: 设计时序逻辑电路的一般步骤为：1）建立原始状态图；2）状态化简；3）状态分配；4）选触发器，求时钟、输出、状态、驱动方程；5）画电路图；6）检查电路能否自启动。
- 设计时序逻辑电路的一般步骤为：1）建立原始状态图；2）状态化简；3）状态分配；4）选触发器，求时钟、输出、状态、驱动方程；5）画电路图；6）检查电路能否自启动。 A: 正确 B: 错误
- 用与或门设计一个设计判奇电路,电路要求有三个输入端和一个输出端,当输入高电平的个数为奇数个时,输出为高电平,否则输出为低电平。列出真值表;写出逻辑表达式;画出相应的逻辑电路图。