用JK触发器设计一个串行数据检测电路，当输入数据序列为 101 时，输出为1；其他情况下输出为0
举一反三
- 设计一个串行数据检测器。电路的输入信号是与时钟脉冲同步的串行数据X,输出信号为Z;要求电路在X信号输入出现101序列时,输出信号Z为1,否则为0。输入信号X序列及相应输出信号Z的波形示意图如图所示。
- 采用JK触发器设计一个串行数据检测器，要求：连续输入三个或三个以上的1时输出为1，其它输入情况下输出为0。要求如下：（1）画出状态图，状态表；（2）写出激励函数和输出函数表达式；（3）设计电路图，并检查能否自启动。
- 设计一个串行数据检测电路。当连续出现四个和四个以上的1时，检测输出信号为1，其余情况下的输出信号为0。
- 用8选1数据选择器可以实现并行输入数据转换成串行输出数据，电路如题图所示。当选择输入端S2S1S0的地址从000→001→010→011→100→101→110→111顺序变化时，输出端的串行序列输出为（）【图片】 A: 10110101 B: 10101101 C: 10101011 D: 10011101
- 用8选1数据选择器可以实现并行输入数据转换成串行输出数据，电路如题图所示。当选择输入端S2S1S0的地址从000→001→010→011→100→101→110→111顺序变化时，输出端的串行序列输出为（ ） [img=250x184]1803d586021e28d.png[/img] A: 10110101 B: 10101101 C: 10101011 D: 10011101