在verilog 语言中，a=4'b1011；则 &a=( ).
A: 4"b1011;
B: 4"b1111;
C: 1'b0
D: 1'b1
A: 4"b1011;
B: 4"b1111;
C: 1'b0
D: 1'b1
举一反三
- 在verilog语言中，a=4’b1011，那么&a=（ ） A: 4’b1001 B: 4’b1111 C: 1’b1 D: 1’b0
- 在Verilog中，已知a=4’b1011;那么|a的值为（ ） A: 4’b1011 B: 4’b1111 C: 1’b1 D: 1’b0
- 在verilog语言中，a=4b’1011，那么&a=（） A: 4b’1011 B: 4b’1111 C: 1b’1 D: 1b’0
- 在Verilog HDL中a=4b’1001那么&a=( ) A: 4’b 1001 B: 4’b 1111 C: 1’b1 D: 1’b0
- 在verilog语言中，a=4b’1011，那么&a=（ ）。 A: 4b’1011 B: 1b’1 C: 4b’1111 D: 1b’0