在Verilog HDL中，输入端口的关键词为（ ）。
A: in
B: input
C: inport
D: INPUT
A: in
B: input
C: inport
D: INPUT
举一反三
- 在Verilog HDL的端口声明语句中，用( )关键字声明端口为输入方向。 A: input B: INPUT C: IN D: output
- 在Verilog HDL中，输入端口的关键词为（ ）
- 在Verilog HDL的端口声明语句中，用关键字声明端口为双向。（） A: inout B: INOUT C: input D: output
- 在Verilog HDL语言的端口声明语句中，用（ ）关键字声明端口为输出端口。 A: input B: OUTPUT C: output D: out
- Verilog模块的端口包括（ ）。 A: 输入端口input B: 输出端口output C: 双向端口inout D: 缓冲端口buffer