已下列语句中属于不能综合的Verilog结构的有 。 A: UDPs B: assign 和 deassign C: force 和 release D: = = =
已下列语句中属于不能综合的Verilog结构的有 。 A: UDPs B: assign 和 deassign C: force 和 release D: = = =
1
已下列语句中属于不能综合的Verilog结构的有 。 A: UDPs B: assign 和 deassign C: force 和 release D: = = =