下列Verilog HDL语句可综合的是（ ）。 A: deassign B: specify C: casez D: repeat

已下列语句中属于不能综合的Verilog结构的有 。 A: UDPs B: assign 和 deassign C: force 和 release D: = = =