下列Verilog HDL代码描述中，采用时钟信号clock上升沿和复位信号reset下降沿触发的是（ ）。
A: always @ ( posedge clock, negedge reset ) if ( reset )
B: always @ ( posedge clock, negedge reset ) if ( ! reset )
C: always @ ( clock, reset ) if ( reset )
D: always @ ( posedge clock or negedge reset ) if ( reset==0 )
A: always @ ( posedge clock, negedge reset ) if ( reset )
B: always @ ( posedge clock, negedge reset ) if ( ! reset )
C: always @ ( clock, reset ) if ( reset )
D: always @ ( posedge clock or negedge reset ) if ( reset==0 )
B,D
举一反三
- 下列Moore型状态机采用Verilog语言主控时序部分正确的是： A: always@(posedge clk or negedge reset) begin if(!reset) current_state<=s0; else current_state<=next_state; end B: always@(posedge clk ) begin if(!reset) current_state<=s0; else current_state<=next_state; end C: always@(posedge clk t) if(reset) current_state<=s0; else current_state<=next_state; D: always@(posedge clk or negedge reset) if(reset) current_state<=s0; else current_state<=next_state;
- 下列Verilog HDL程序所描述电路功能是（ ）module ShiftReg (Q,Din,CP,CLR_); input Din; //Serial Data inputs input CP, CLR_; //Clock and Reset output reg [3:0] Q; //Register output always @ (posedge CP or negedge CLR_) if (!CLR_) Q <= 4b0000; else begin //Shift right Q[0] <= Din; Q[3:1] <= Q[2:0]; endendmodule
- 阅读下列程序，并说明电路的功能。module half_clk(reset,clk_in,clk_out);input clk_in,reset;output clk_out;reg clk_out;always @(posedge clk_in)beginif(!reset) clk_out=0;else clk_out=~clk_out;endendmodule A: 二分频，同步复位 B: 二分频，异步复位 C: 四分频，同步复位 D: 四分频，异步复位
- 语句 @ (posedge clock, negedge clock) q = d; 的含义是 。 A: 在clock下降沿赋值 B: 在clock上升沿赋值 C: 与@ (clock) q = d;作用相同 D: 该语句是错误的
- Microcontroller minimum system circuit is the microcontroller can work the smallest circuit, generally including the clock circuit and reset circuit.
内容
- 0
时钟上升沿敏感的关键词是： A: always B: module C: posedge D: negedge
- 1
时钟上升沿敏感的关键词是： A: always B: module C: posedge D: negedge
- 2
8086/8088CPU要求加在RESET引脚上的复位正脉冲信号RESET至少维持个时钟周期的高电平
- 3
关于以下测试程序，其说法正确的是：`timescale 1ns / 1psmodule cout_tp;reg clk,reset;wire [7:0] out;count u0( .clk(clk), .reset(reset), .out(out) )；initial begin clk=0;reset=0;#4 reset=1;#4 reset=0;#100 reset=1;#4 reset=0;endinitial begin forever #2 clk=~clk;endendmodule A: 该程序时间的基准单位是1ns,时间的精度是1ps B: count 是模块名；u0是例化名 C: 测试程序中，时钟的频率为500MHz D: 被测模块中clk和reset是输出信号
- 4
用Verilog HDL设计用时钟clk的下降沿触发的同步计数器时，在always语句的敏感参数表中，必须包含有( )参数。 A: clk B: posedge clk C: negedge clk D: negedge clk