设计一个串行数据检测电路。当连续出现四个和四个以上的1时，检测输出信号为1，其余情况下的输出信号为0。
举一反三
- 用JK触发器设计一个串行数据检测电路，当输入数据序列为 101 时，输出为1；其他情况下输出为0
- 设计一个串行数据检测器。电路的输入信号是与时钟脉冲同步的串行数据X,输出信号为Z;要求电路在X信号输入出现101序列时,输出信号Z为1,否则为0。输入信号X序列及相应输出信号Z的波形示意图如图所示。
- 设计一个串行数据检测器。电路的输入信号X是与时钟脉冲同步的串行数据，输出信号为Z。要求电路在X信号输入出现1100序列时，输出信号Z为1，否则为0。如果按米利型电路进行设计，经化简之后的状态数为（）如果按穆尔型电路进行设计，经化简之后的状态数为（）
- 输出端的输出信号为“1”即无输出信号，“0”为有输出信号。
- 设计一个序列信号检测器，当输入连续出现1110时，输出为1，否则输出为0。请问该电路需要记忆几个状态（ ）。