要实现异步复位(低电平有效)、时钟使能(高电平有效)、上升沿触发的D触发器设计:module dff_s (data,rst,en,clk,q);input data,rst,en,clk;output reg q;always (1) begin if( 2 ) q<=1'b0;; else if (3) q<=data;endendmodule(1)应该填写( )。
A: @(posedge clk )
B: @(posedge clk or posedge rst or en)
C: @(posedge clk or negedge rst)
D: @(posedge clk or negedge rst or en)
A: @(posedge clk )
B: @(posedge clk or posedge rst or en)
C: @(posedge clk or negedge rst)
D: @(posedge clk or negedge rst or en)
举一反三
- 中国大学MOOC: 要实现异步复位(低电平有效)、时钟使能(高电平有效)、上升沿触发的D触发器设计:module dff_s (data,rst,en,clk,q);input data,rst,en,clk;output reg q;always (1) begin if( 2 ) q<=1b0;; else if (3) q<=data;endendmodule(1)应该填写( )。
- 下列哪一个表述是正确: A: always@(posedge CLK or RST) B: always@(posedge CLK or negedge RST or A) C: always@(posedge CLK or D or Q) D: always@(posedge CLK or negedge RST)
- 下列哪一个表述是正确: A: always@(posedge CLK or RST) B: always@(posedge CLK or negedge RST or A) C: always@(posedge CLK or D or Q) D: always@(posedge CLK or negedge RST)
- 含同步复位控制的D触发器module DFF2(input CLK, input D, input RST, output reg Q);always@(posedge CLK)Q<=____?0:D;endmodule空格处应该填入: A: CLK B: RST C: Q D: D
- 含同步复位控制的D触发器 module DFF2(input CLK, input D, input RST, output reg Q); always@(posedge CLK) Q<=____?0:D; endmodule 空格处应该填入( )。 A: Q B: CLK C: D D: RST