含同步复位控制的D触发器 module DFF2(input CLK, input D, input RST, output reg Q); always@(posedge CLK) Q<=____?0:D; endmodule 空格处应该填入（ ）。
A: Q
B: CLK
C: D
D: RST
A: Q
B: CLK
C: D
D: RST
举一反三
- 含同步复位控制的D触发器 module DFF2(input CLK, input D, input RST, output reg Q); always@(posedge CLK) Q<=____?0:D; endmodule 空格处应该填入（ ）。 A: Q B: CLK C: D D: RST
- 含同步复位控制的D触发器module DFF2(input CLK, input D, input RST, output reg Q);always@(posedge CLK)Q<=____?0:D;endmodule空格处应该填入： A: CLK B: RST C: Q D: D
- 中国大学MOOC: 含同步复位控制的D触发器module DFF2(input CLK, input D, input RST, output reg Q);always@(posedge CLK)Q<=____?0:D;endmodule空格处应该填入：
- 异步时序电路module AMOD(D,A,CLK,Q); output Q; input A,D,CLK; reg Q,Q1; always @(posedge CLK)Q1 <= ~(A | Q); always @(posedge ____ )Q <= D;endmodule空格处应该填入： A: CLK B: Q1 C: D D: A
- 异步时序电路module AMOD(D,A,CLK,Q); output Q; input A,D,CLK; reg Q,Q1; always @(posedge CLK)Q1 <= ~(A | Q); always @(posedge ____ )Q <= D;endmodule空格处应该填入： A: CLK B: Q1 C: D D: A