若555定时器的电源电压为+VDD,则两个参考电压分别为【】。 A: +VDD/+2VDD B: -2VDD/+3VDD C: -12VDD/+12VDD D: +23VDD/+13VDD
若555定时器的电源电压为+VDD,则两个参考电压分别为【】。 A: +VDD/+2VDD B: -2VDD/+3VDD C: -12VDD/+12VDD D: +23VDD/+13VDD
555定时器的TH端、TR端的电平分别小于2VDD/3和VDD/3时定时器的输出状态是( )
555定时器的TH端、TR端的电平分别小于2VDD/3和VDD/3时定时器的输出状态是( )
假设电路完全对称,且VDD=3V时,所有器件都饱和,那么Vout=() A: VDD B: VDD-VGS3 C: 1.5V D: 2.3V
假设电路完全对称,且VDD=3V时,所有器件都饱和,那么Vout=() A: VDD B: VDD-VGS3 C: 1.5V D: 2.3V
增强型NMOS管的截止条件为__( )____。 A: UGS > UT B: UGS < UT C: UDS = VDD D: UDS < VDD
增强型NMOS管的截止条件为__( )____。 A: UGS > UT B: UGS < UT C: UDS = VDD D: UDS < VDD
CMOS反相器的转折电压为VDD/2。
CMOS反相器的转折电压为VDD/2。
CMOS逻辑门输出高电平、低电平的典型值为 VDD和 。
CMOS逻辑门输出高电平、低电平的典型值为 VDD和 。
CMOS逻辑门输出高电平、低电平的典型值为 VDD和 。
CMOS逻辑门输出高电平、低电平的典型值为 VDD和 。
CMOS逻辑门输出高电平、低电平的典型值为 VDD和 。
CMOS逻辑门输出高电平、低电平的典型值为 VDD和 。
如果CMOS反相器的电源电压是[img=32x22]180307b0db6912e.png[/img],则反相器的门槛电压为( )。( 1.1/2VDD 2.1/3VDD 请填写序号)
如果CMOS反相器的电源电压是[img=32x22]180307b0db6912e.png[/img],则反相器的门槛电压为( )。( 1.1/2VDD 2.1/3VDD 请填写序号)
如果CMOS反相器的电源电压是[img=32x22]180307b142c80d4.png[/img],则反相器的门槛电压为( )。( 1.1/3VDD 2.1/2VDD 请填写序号)
如果CMOS反相器的电源电压是[img=32x22]180307b142c80d4.png[/img],则反相器的门槛电压为( )。( 1.1/3VDD 2.1/2VDD 请填写序号)