设CPU共有16根地址线，8根数据线，并用/MREQ（低电平有效）作访存控制信号，E//W作读写命令信号（高电平为读，低电平为写）。 现有8片8K×8位的RAM芯片与CPU相连，试回答： （1）用74138译码器画出CPU与存储芯片的连接图； （2）写出每片RAM的地址范围； （3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片都有与其相同的数据，分析故障原因。 （4）根据（1）的连接图，若出现地址线A13与CPU断线，并搭接到高电平上，将出现什么后果？
举一反三
- 设CPU共有16根地址线，8根数据线，并用/MREQ（低电平有效）作访存控制信号...断线，并搭接到高电平上，将出现什么后果？
- 设CPU有12根地址线，8根数据线，用MREQ表示访存信号（低电平有效）,用WR作读/写控制信号（高电平为读，低电平为写），用1K*8位的存储芯片组成该CPU最大的存储空间。（1）一共需要多少存储芯片？（4分）（2）哪些地址线是片内地址线？（3分）（3）哪些地址线是片选信号线？（3分）
- 设CPU共有16根地址线，8根数据线，并用（低电平有效）作访存控制信号，作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位），及74138译码器和其他门电路（门电路自定）。试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求： （1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区。 （2）指出选用的存储芯片类型及数量。 （3）详细画出片选逻辑。/js/editor20150812/themes/default/images/spacer.gif/js/editor20150812/themes/default/images/spacer.gif
- 假定某计算机CPU地址线为A15~A0，数据线为D7~D0，并用作为访存控制信号（低电平有效），用作为读/写控制信号（高电平为读，低电平为写）。0000H~3FFFH为用于系统加电引导的一组程序区，4000H~FFFFH为操作系统内核和用户程序区。现用8K×4位的ROM芯片和16K×8位的RAM芯片构成该存储器，并按字节编址。要求： （1）ROM芯片和RAM芯片各需要多少片？ （2）画出存储器芯片与CPU的连接框图
- 某机器中，已知配有地址空间为0000H-3FFFFH的ROM区域，现在再用一个RAM芯片（8K*8）形成40K*16位的RAM区域，起始地址为6000H，假设RAM芯片有CS*，WE*控制端，CPU的地址总线为A15---A0，数据总线为D15-D0，控制信号为R/W（读、写），WREQ(访存)，要求 1、画出地址译码方案 2、将ROM、RAM同CPU连接