下面有关MIPS结构beq指令的单周期数据通路设计的叙述中正确的是（）。
A: 在beq指令的执行过程中，ALU的两个输入都来自寄存器文件
B: 在beq指令的数据通路中，ALU的控制信号一定为“sub”（即ALU做减法）
C: 在beq指令的数据通路中，一定有一个加法器用于计算目标转移地址
D: 在beq指令的执行过程中，数据流不会流经符号扩展部件
A: 在beq指令的执行过程中，ALU的两个输入都来自寄存器文件
B: 在beq指令的数据通路中，ALU的控制信号一定为“sub”（即ALU做减法）
C: 在beq指令的数据通路中，一定有一个加法器用于计算目标转移地址
D: 在beq指令的执行过程中，数据流不会流经符号扩展部件
举一反三
- 下面是有关MIPS架构的R-型指令数据通路设计的叙述正确的是 A: 在R-型指令数据通路中，一定会有一个具有读口和写口的通用寄存器组 B: 在R-型指令数据通路中，一定有一个ALU用于对寄存器读出数据进行运算 C: 在R-型指令数据通路中，一定存在一条路径使ALU输出被送到某个寄存 D: 执行R-型指令时，通用寄存器堆的“写使能”控制信号一定为“1”
- 下面是有关MIPS架构的R-型指令数据通路设计的叙述正确的是( ) A: 执行R-型指令时,通用寄存器堆的“写使能”控制信号一定为“1” B: 在R-型指令数据通路中,一定存在一条路径使ALU输出被送到某个寄存器 C: 在R-型指令数据通路中,一定有一个ALU用于对寄存器读出数据进行运算 D: 在R-型指令数据通路中,一定会有一个具有读口和写口的通用寄存器组
- 【多选题】下面是有关MIPS架构的lw/sw指令数据通路设计的叙述正确的是 A. 在lw/sw指令数据通路中，一定有一个符号扩展部件用于偏移量的扩展 B. 在lw/sw指令数搌通路中，ALU的控制信号一定为“add”（即ALU做加法） C. 寄存器堆的“写使能”信号在lw指令执行时为“1”，在sw指令执行时为“0” D. 数据存储器的“写使能”信号在lw指令执行时为“0”，在sw指令执行时为“1”
- CPU执行指令的过程是先通过_____解析指令操作码，再通过______解析指令形式地址。 A: 通用寄存器, 跳转电路 B: IR寄存器, ALU C: PC寄存器, ALU电路 D: 控制器, 数据通路
- 下列有关数据通路的叙述中，正确的是（） （多选）? 数据通路由若干操作元件和状态元件连接而成|数据通路执行的功能由控制部件送出的控制信号选择控制|ALU属于操作元件，用于执行各类算术和逻辑运算|通用寄存器属于状态元件，但不包含在数据通路中