• 2022-06-29 问题

    以下是任意位的计数器以及编写分频器的Verilog程序,请补充完整。module fpqi(clk_out,clk_in);;input clk_in;reg &#91;15:0&#93; cnt;reg clk_out;always @ (posedge clk_in)beginif(cnt==10000)begin clk_out <;= !clk_out; cnt<;=0; endelsecnt <;= cnt + 1;endendmodule

    以下是任意位的计数器以及编写分频器的Verilog程序,请补充完整。module fpqi(clk_out,clk_in);;input clk_in;reg &#91;15:0&#93; cnt;reg clk_out;always @ (posedge clk_in)beginif(cnt==10000)begin clk_out <;= !clk_out; cnt<;=0; endelsecnt <;= cnt + 1;endendmodule

  • 1