• 2022-06-27 问题

    在框式设备中,在用户视图下执行( )命令可复位槽位1上的单板? A: reset system B: reset slot 1 C: reset slot 2 D: reboot

    在框式设备中,在用户视图下执行( )命令可复位槽位1上的单板? A: reset system B: reset slot 1 C: reset slot 2 D: reboot

  • 2022-06-06 问题

    通常“SET”代表0,“RESET”代表1。( )

    通常“SET”代表0,“RESET”代表1。( )

  • 2022-06-29 问题

    关于以下测试程序,其说法正确的是:`timescale 1ns / 1psmodule cout_tp;reg clk,reset;wire [7:0] out;count u0( .clk(clk), .reset(reset), .out(out) );initial begin clk=0;reset=0;#4 reset=1;#4 reset=0;#100 reset=1;#4 reset=0;endinitial begin forever #2 clk=~clk;endendmodule A: 该程序时间的基准单位是1ns,时间的精度是1ps B: count 是模块名;u0是例化名 C: 测试程序中,时钟的频率为500MHz D: 被测模块中clk和reset是输出信号

    关于以下测试程序,其说法正确的是:`timescale 1ns / 1psmodule cout_tp;reg clk,reset;wire [7:0] out;count u0( .clk(clk), .reset(reset), .out(out) );initial begin clk=0;reset=0;#4 reset=1;#4 reset=0;#100 reset=1;#4 reset=0;endinitial begin forever #2 clk=~clk;endendmodule A: 该程序时间的基准单位是1ns,时间的精度是1ps B: count 是模块名;u0是例化名 C: 测试程序中,时钟的频率为500MHz D: 被测模块中clk和reset是输出信号

  • 2022-05-31 问题

    下列Verilog HDL代码描述中,采用时钟信号clock上升沿和复位信号reset下降沿触发的是( )。 A: always @ ( posedge clock, negedge reset ) if ( reset ) B: always @ ( posedge clock, negedge reset ) if ( ! reset ) C: always @ ( clock, reset ) if ( reset ) D: always @ ( posedge clock or negedge reset ) if ( reset==0 )

    下列Verilog HDL代码描述中,采用时钟信号clock上升沿和复位信号reset下降沿触发的是( )。 A: always @ ( posedge clock, negedge reset ) if ( reset ) B: always @ ( posedge clock, negedge reset ) if ( ! reset ) C: always @ ( clock, reset ) if ( reset ) D: always @ ( posedge clock or negedge reset ) if ( reset==0 )

  • 2022-06-04 问题

    哪条指令将数字输出信号置1() A: Set B: Reset C: SetAO D: PulseDo

    哪条指令将数字输出信号置1() A: Set B: Reset C: SetAO D: PulseDo

  • 2022-06-04 问题

    将数字输出信号置1的指令是() A: Set B: Reset C: SetAO D: PulseDO

    将数字输出信号置1的指令是() A: Set B: Reset C: SetAO D: PulseDO

  • 2022-06-04 问题

    将数字输出信号置为1的指令是( )。 A: Set B: Reset C: WaitDI D: Stop

    将数字输出信号置为1的指令是( )。 A: Set B: Reset C: WaitDI D: Stop

  • 2021-04-14 问题

    【多选题】IF 条件判断指令,满足不同条件,执行对应程序。 例如: IF di1 = 1 THEN Set doStart; ELSE Set do1; ENDIF 如果 di1 = 1 条件满足,则执行()指令,否则执行()指令。 A. Set doStart B. Set do1 C. Reset doStart D. Reset do1

    【多选题】IF 条件判断指令,满足不同条件,执行对应程序。 例如: IF di1 = 1 THEN Set doStart; ELSE Set do1; ENDIF 如果 di1 = 1 条件满足,则执行()指令,否则执行()指令。 A. Set doStart B. Set do1 C. Reset doStart D. Reset do1

  • 2022-07-24 问题

    在 Inspector 属性面板中的 Transform 变换组件的右上角的小齿轮菜单中,哪个菜单命令是重置该对象的位置信息的? A: Reset Position B: Reset Rotation C: Reset Scale D: Reset All

    在 Inspector 属性面板中的 Transform 变换组件的右上角的小齿轮菜单中,哪个菜单命令是重置该对象的位置信息的? A: Reset Position B: Reset Rotation C: Reset Scale D: Reset All

  • 2022-11-02 问题

    下列Moore型状态机采用Verilog语言主控时序部分正确的是: A: always@(posedge clk or negedge reset) begin if(!reset) current_state<=s0; else current_state<=next_state; end B: always@(posedge clk ) begin if(!reset) current_state<=s0; else current_state<=next_state; end C: always@(posedge clk t) if(reset) current_state<=s0; else current_state<=next_state; D: always@(posedge clk or negedge reset) if(reset) current_state<=s0; else current_state<=next_state;

    下列Moore型状态机采用Verilog语言主控时序部分正确的是: A: always@(posedge clk or negedge reset) begin if(!reset) current_state<=s0; else current_state<=next_state; end B: always@(posedge clk ) begin if(!reset) current_state<=s0; else current_state<=next_state; end C: always@(posedge clk t) if(reset) current_state<=s0; else current_state<=next_state; D: always@(posedge clk or negedge reset) if(reset) current_state<=s0; else current_state<=next_state;

  • 1 2 3 4 5 6 7 8 9 10