假设两个时期如t=1,2。这两个时期的产量分别为q 1,q 2。第一期的成本为C 1(q 1),第二期的成本为C 2(q 2,q 1)。“学习效应”是指 ( ) A: ∂C 2/∂q 1>;0 B: ∂C 1/∂q 2<;0 C: ∂C 2/∂q 1<;0 D: ∂C 1/∂q 1<;0
假设两个时期如t=1,2。这两个时期的产量分别为q 1,q 2。第一期的成本为C 1(q 1),第二期的成本为C 2(q 2,q 1)。“学习效应”是指 ( ) A: ∂C 2/∂q 1>;0 B: ∂C 1/∂q 2<;0 C: ∂C 2/∂q 1<;0 D: ∂C 1/∂q 1<;0
For the integral $\int_0^{+\infty}\frac{dx}{(x^2+p^2)(x^2+q^2)}$, which of the following statements are CORRECT? A: $\frac{1}{q^2-p^2}[\frac{1}{p}-\frac{1}{q}]\frac{\pi}{2},p>0 \ q>0;$ B: $\frac{1}{q^2-p^2}[\frac{1}{q}+\frac{1}{p}]\frac{\pi}{2}, -p>0 \ -q>0;$ C: $\frac{1}{q^2-p^2}[\frac{1}{p}-\frac{1}{q}]\frac{\pi}{2}, p>0 \ -q>0;$ D: $\frac{1}{p^2-q^2}[\frac{1}{q}+\frac{1}{p}]\frac{\pi}{2}, -p>0 \ q>0.$
For the integral $\int_0^{+\infty}\frac{dx}{(x^2+p^2)(x^2+q^2)}$, which of the following statements are CORRECT? A: $\frac{1}{q^2-p^2}[\frac{1}{p}-\frac{1}{q}]\frac{\pi}{2},p>0 \ q>0;$ B: $\frac{1}{q^2-p^2}[\frac{1}{q}+\frac{1}{p}]\frac{\pi}{2}, -p>0 \ -q>0;$ C: $\frac{1}{q^2-p^2}[\frac{1}{p}-\frac{1}{q}]\frac{\pi}{2}, p>0 \ -q>0;$ D: $\frac{1}{p^2-q^2}[\frac{1}{q}+\frac{1}{p}]\frac{\pi}{2}, -p>0 \ q>0.$
【单选题】rev(c(1,3,2,6,7,8,8,1,1,0))的运行结果 ? A. [1] 0 1 1 1 2 3 6 7 8 8 B. [1] 1 3 2 6 7 8 8 1 1 0 C. [1] 0 1 1 8 8 7 6 2 3 1 D. [1] 8 8 7 6 3 2 1 1 1 0
【单选题】rev(c(1,3,2,6,7,8,8,1,1,0))的运行结果 ? A. [1] 0 1 1 1 2 3 6 7 8 8 B. [1] 1 3 2 6 7 8 8 1 1 0 C. [1] 0 1 1 8 8 7 6 2 3 1 D. [1] 8 8 7 6 3 2 1 1 1 0
设个体域{1,2},谓词P(1)=1,P(2)=0,Q(1)=0,Q(2)=1,则∀x(P(x) ∨Q(x))的真值是1。
设个体域{1,2},谓词P(1)=1,P(2)=0,Q(1)=0,Q(2)=1,则∀x(P(x) ∨Q(x))的真值是1。
α,β是x2+px+q=0的两个根,α+1和β+1为方程x2-px-q=0的两个根,则()。 A: p=1,q=0 B: p=1,q=-1 C: p=0,q=1 D: p=2,q=-2 E: 以上答案均不正确
α,β是x2+px+q=0的两个根,α+1和β+1为方程x2-px-q=0的两个根,则()。 A: p=1,q=0 B: p=1,q=-1 C: p=0,q=1 D: p=2,q=-2 E: 以上答案均不正确
下面程序功能是一个具有同步置1,异步清零0的D触发器。端口说明[br][/br] RST:异步清零CLK:时钟输入,SET:同步置1,EN:同步使能,D:数据输入,Q:数据输出。将横线上的语句补上,使程序形成完整功能。 module e5_3(RST,CLK,SET,EN,D,Q); input RST,CLK,SET,EN,D; ① reg Q; always@(②) begin if(③ ) Q<=0; else if(EN) begin if(④) Q<=1; else Q<=D; end end endmodule
下面程序功能是一个具有同步置1,异步清零0的D触发器。端口说明[br][/br] RST:异步清零CLK:时钟输入,SET:同步置1,EN:同步使能,D:数据输入,Q:数据输出。将横线上的语句补上,使程序形成完整功能。 module e5_3(RST,CLK,SET,EN,D,Q); input RST,CLK,SET,EN,D; ① reg Q; always@(②) begin if(③ ) Q<=0; else if(EN) begin if(④) Q<=1; else Q<=D; end end endmodule
一定量的理想气体,从a态出发经过①或②过程到达b态,acb为等温线(如图),则①、②两过程中外界对系统传递的热量Q<sub>1</sub>、Q<sub>2</sub>是( )<img src="http://image.zhihuishu.com/zhs/onlineexam/ueditor/201801/b848673983cb44e08014151545782109.png" /> A: Q<sub>1</sub><0,Q<sub>2</sub>>0 B: Q<sub>1</sub>>0,Q<sub>2</sub><0 C: Q<sub>1</sub>>0,Q<sub>2</sub>>0 D: Q<sub>1</sub><0,Q<sub>2</sub><0
一定量的理想气体,从a态出发经过①或②过程到达b态,acb为等温线(如图),则①、②两过程中外界对系统传递的热量Q<sub>1</sub>、Q<sub>2</sub>是( )<img src="http://image.zhihuishu.com/zhs/onlineexam/ueditor/201801/b848673983cb44e08014151545782109.png" /> A: Q<sub>1</sub><0,Q<sub>2</sub>>0 B: Q<sub>1</sub>>0,Q<sub>2</sub><0 C: Q<sub>1</sub>>0,Q<sub>2</sub>>0 D: Q<sub>1</sub><0,Q<sub>2</sub><0
由555定时器构成的多谐振荡器如图所示,其占空比的取值范围为() A: 1/2<q<1 B: 0<q<1 C: 1/2>q>1 D: 1/2≤q≤1
由555定时器构成的多谐振荡器如图所示,其占空比的取值范围为() A: 1/2<q<1 B: 0<q<1 C: 1/2>q>1 D: 1/2≤q≤1
已知多项式a(x)=x^3+6x+2,b(x)=〖2x〗^2+6x+8,要完成两个多项式相加、相乘和相除(a(x))/(b(x))的运算,则以下哪个程序正确( ) A: a= [1 0 6 2]; b= [2 6 8]; C=a+b D=conv(a,b) E=deconv(a,b) B: a= [1 6 2]; b= [2 6 8]; C=a+b D=conv(a,b) [q,r]=deconv(a,b) C: a= [1 0 6 2]; b= [2 6 8]; C=a+(0,b) D=conv(a,b) [q,r]=deconv(a,b) D: a= [1 0 6 2]; b= [2 6 8]; C=a+b D=conv(a,b) [q,r]=deconv(a,b)
已知多项式a(x)=x^3+6x+2,b(x)=〖2x〗^2+6x+8,要完成两个多项式相加、相乘和相除(a(x))/(b(x))的运算,则以下哪个程序正确( ) A: a= [1 0 6 2]; b= [2 6 8]; C=a+b D=conv(a,b) E=deconv(a,b) B: a= [1 6 2]; b= [2 6 8]; C=a+b D=conv(a,b) [q,r]=deconv(a,b) C: a= [1 0 6 2]; b= [2 6 8]; C=a+(0,b) D=conv(a,b) [q,r]=deconv(a,b) D: a= [1 0 6 2]; b= [2 6 8]; C=a+b D=conv(a,b) [q,r]=deconv(a,b)
要实现异步复位(低电平有效)、时钟使能(高电平有效)、上升沿触发的D触发器设计:module dff_s (data,rst,en,clk,q);input data,rst,en,clk;output reg q;always (1) begin if( 2 ) q<=1'b0;; else if (3) q<=data;endendmodule(1)应该填写( )。 A: @(posedge clk ) B: @(posedge clk or posedge rst or en) C: @(posedge clk or negedge rst) D: @(posedge clk or negedge rst or en)
要实现异步复位(低电平有效)、时钟使能(高电平有效)、上升沿触发的D触发器设计:module dff_s (data,rst,en,clk,q);input data,rst,en,clk;output reg q;always (1) begin if( 2 ) q<=1'b0;; else if (3) q<=data;endendmodule(1)应该填写( )。 A: @(posedge clk ) B: @(posedge clk or posedge rst or en) C: @(posedge clk or negedge rst) D: @(posedge clk or negedge rst or en)